(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-186343

(43)公開日 平成9年(1997)7月15日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ			技術表示箇所
H01L	29/786			H01L	29/78	627E	
	21/336				27/08	331E	
	27/08	3 3 1			29/78	612B	
						613A	

審査請求 有 発明の数1 OL (全 8 頁)

(21)出願番号

特顧平8-328111

(62)分割の表示

特顧昭62-96756の分割

(22)出顧日

昭和62年(1987) 4月20日

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 竹中 敏

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外2名)

# (54) 【発明の名称】 薄膜トランジスタの製造方法

# (57)【要約】

【課題】OFF電流が小さく高コントラストなアクティブマトリクス基板を実現する。

【解決手段】多結晶シリコン薄膜のチャネルとなる領域 に第1不純物を $10^{12}$ ~ $10^{13}$  c m $^{-2}$ にドーピングする 工程を有し、このドーピング工程はゲート絶縁膜形成後 であって、且つゲート電極形成前とする。



## 【特許請求の範囲】

【請求項1】 絶縁性透明基板上に、多結晶シリコン薄膜と該多結晶シリコン薄膜を熱酸化させて形成されたゲート酸化膜とゲート電極と不純物拡散領域とで構成されたNチャネル多結晶シリコン薄膜トランジスタとPチャネル多結晶シリコン薄膜トランジスタを形成する薄膜トランジスタの製造方法において、前記ゲート電極形成前に、前記Nチャネル多結晶シリコン薄膜トランジスタのみに選択的にボロンをチャネルドーピングする工程と、前記不純物拡散領域の活性化熱処理後に水素プラズマ処理工程あるいは水素イオン打込み工程あるいはプラズマ窒化膜形成工程とを有することを特徴とする薄膜トランジスタの製造方法。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、絶縁性透明基板上に形成されるアクティブマトリクスあるいはイメージセンサーの画素のスイッチング素子あるいは駆動用回路に用いられるCMOS(ComplementaryーMetal-OxideーSemiconductor)型多結晶シリコン薄膜トランジスタにおいて、低駆動電圧で大電流が得られ、さらに両チャネルトランジスタのスレッシュホルド電圧(以下Vthと記す)の絶対値が一致するCMOS型多結晶シリコン薄膜トランジスタ及びその製造方法に関する。

#### [0002]

【従来の技術】多結晶シリコンにおいては、結晶粒界に 存在するダングリングボンドなどの欠陥が、キャリアに 対するトラップ準位あるいは障壁として働くと一般的に 考えられており (John Y. W. Seto, J, A ppl.Phys., 46, 5247 (1975) 参 照)、従って多結晶シリコン薄膜トランジスタの性能を 向上させる為には、前記欠陥を低減させる必要がある。 (J. Appl. Phys., 53 (2), 1193 (1982)参照)その目的で、水素による前記欠陥の 終端化が行なわれており、その中でも代表的な方法が、 水素プラズマ処理(応用物理学会,1986年秋季大会 予稿集,講演番号27p-Q-5 あるいは、Mate rls-Reseah-Society Symp. P roc. Vol. 53, 419 (1986) 参照) ある いは水素イオン打込み法(IEEE Elctron-Device-Letters, Vol.EDL-7, N o. 11, NoVember (1986), 597~-ジ参照) あるいはプラズマ窒化膜の形成 (電子通信学会 技術研究報告SSD83-75,23ページ参照)など である。これらの方法を用いると、トランジスタ特性の 大幅な特性改善がなされる。しかしながら、特性が向上 する反面、Nチャネルトランジスタがデプレッション方 向に大きくシフトし、Pチャネルトランジスタがエンハ ンスメント方向にわずかながらシフトするというVth 50 の異常シフトの問題が生じる。この原因は、トランジスタがプラズマ中にさらされる事により、ゲート酸化膜中に正の固定電荷が形成されチャネル部が常に負に誘起されている為だと考えられている。(電子通信学会技術研究報告SSD83-75,23ベージ参照)一方、水素プラズマ処理によるVthのシフト量がNチャネルトランジスタについてはマイナス1Vからマイナス2Vであるのに対し、Pチャネルトランジスタについては、マイナス0.1V程度であり(発明者による実験結果)この現象についての原因は、まだわかっていない。

#### [0003]

【発明が解決しようとする課題】従来技術では、ゲート電極形成前に、ウエハ全面にわたってイオン打込み法により、ボロンをチャネルドーピングする方法と、多結晶シリコン薄膜として、ボロンドープされた多結晶シリコン薄膜を推積させて用いるという2つの方法がある。しかしながら、前述のように水素プラズマあるいは水素イオン打込み法、あるいは、プラズマ窒化膜形成工程によるVthのシフト量がNチャネルとPチャネルとで異なる為に、従来技術では、Pチャネルトランジスタが、エンハンスメント方向にシフトしすぎてしまい、両チャネルのVthの絶対値の値を等しくできなくなってしまう。

【0004】本発明は、このような水素プラズマ処理あるいは水素イオン打込み法あるいはプラズマ窒化膜形成工程によるCMOS型多結晶シリコン薄膜トランジスタのVthの制御に関して、従来方法により生じたPチャネル多結晶シリコン薄膜トランジスタが、エンハンスメント方向へ大きくシフトするという問題点を解決し、Vthの絶対値が小さくてサブスレッシュホルド領域の立ち上がりが急しゅんで、さらにPチャネル及びNチャネル共にそのVthの絶対値がほぼ等しいCMOS型多結晶シリコン薄膜トランジスタを実現することを目的としている。

# [0005]

【課題を解決するための手段】本発明のCMOS型多結晶シリコン薄膜トランジスタ及びその製造方法は、絶縁性透明基板上に多結晶シリコン薄膜と該多結晶シリコン薄膜を熱酸化させて形成されたゲート酸化膜とゲート電極と不純物拡散領域とで構成されたNチャネル多結晶シリコン薄膜トランジスタとを有するCMOS型多結晶シリコン薄膜トランジスタにおいて、前記ゲート電極形成前に、前記Nチャネル多結晶シリコン薄膜トランジスタのみに選択的にボロンをチャネルドーピングする工程と、前記不純物拡散領域の活性化熱処理後に水素プラズマ処理工程あるいは水素イオン打込み工程あるいはプラズマ窒化膜形成工程とを有することを特徴とする。

#### [0006]

50 【発明の実施の形態】実施例1を、図1により、工程図

20

に従って説明する。同図(a)において、絶縁性透明基 板1-1上に無添加多結晶シリコン薄膜の島1-2と1 ー3を形成する。前記無添加多結晶シリコン薄膜の島 は、減圧CVDなどで堆積させられ、続いてフォトエッ チングで形成される。次に同図 (b) に示すように、レ ジストマスク1-4を形成し、島1-3のみにボロンを チャネルドーピングする。このようにしてNチャネル薄 膜トランジスタにするべき島1-3のみを低濃度のボロ ンドープされたP型多結晶シリコンにする。1ー5はボ ロンビームを示す。 ただしVthのシフト量が1ボルト 程度で、抵抗率が低下しないくらいのチャネルドープ打 込み量に設定する必要があり、およそ10<sup>12</sup> c m<sup>-2</sup>から 10<sup>13</sup> c m <sup>2</sup>程度が適当である。その後レジストマスタ 1-4は剥離される。続いて同図(c)で示すように熱 酸によりゲート酸化膜1一6を形成する。同図(d)と (e)は一般的なCMOS工程である。1-7はゲート 電極であり、n型多結晶シリコンが使われる。該ゲート 電極1-7をマスクとしてボロンあるいはリンを必要な ところにイオン打込みして、ボロンドープ領域1一8及 び、リンドープ領域1ー9を形成する。このようにし て、Pチャネル多結晶シリコン薄膜トランジスタ1ー1 O及び、低濃度にボロンをチャネルドーピングされたN チャネル多結晶シリコン薄膜トランジスタ1ー11が作 製される。次に層間絶縁膜1-12を形成する。該層間 絶縁膜はCVD法(減圧CVDあるいは常圧CVD)に よるSiО2 を用いて形成される。 続いて前記ボロンド ープ領域1-8及びリンドープ領域1-9の活性化熱処 理を約1000℃で行なう。この段階でのTFT特性 は、Pチャネル多結晶シリコン薄膜トランジスタ1ー1 0は通常の特性であるが、低濃度にボロンをチャネルド 30 ーピングされたNチャネル多結晶シリコン薄膜トランジ スタ1ー11は、エンハンスメント方向にシフトしてい る。ここで水素プラズマ処埋あるいは水素イオン打込み 処理が行なわれる。同図1-13は、水素プラズマによ り発生した反応性の高い水素ラジカル、あるいは水素イ オンピームを示している。水素プラズマは平行平板型の 一般的なプラズマ装置と水素ガスを用いることにより簡 単に得ることができる。その後、コンタクトホール形成 工程、続いて電極形成工程などそれれのデバイスに必要 な工程へと続いてゆく。前記電極材料として、金属 (ア ルミニウムあるいはクロムなど)を用いる場合には、電 極形成後に水素プラズマ処理あるいは水素イオン打込み 処理を行なっても何ら問題はない。ただし、ITO(I ndium Tin Oxide)あるいはSnO2 な どの透明導電膜を前記電極材料に用いる場合は、該透明 導電膜が還元作用を受けるため、水素プラズマ処理ある いは水素イオン打込み処理は電極形成前に行なわなけれ ばならない。

【0007】実施例1では、ゲート酸化膜形成前に選択 チャネルドーピングする方法について説明したが、実施 50 化膜形成など(以下まとめて水素処理と呼ぶ)によるN

例2では、ゲート酸化膜形成後に選択チャネルドーピン グする方法について説明する。同図 (a) に示すように 実施例1と同様な方法で絶縁性透明基板2-1上に無添 加多結晶シリコン薄膜の島2-2と2-3を形成する。 次に同図(b)で示すように熱酸化によりゲート酸化膜 2-4を形成する。 続いて同図 (c) レジストマスタ2 ー5を形成し、無添加多結晶シリコン薄膜の島2-3の みに、ボロンをチャネルドーピングする。このようにゲ ート酸化膜2-4を通して、Nチャネル多結晶シリコン 10 薄膜トランジスタにするべき島2-3のみを低濃度にボ ロンドープされたP型多結晶シリコンにする。2一6は ボロンビームを示す。チャネルドーピング打込み量につ いては実施例1のところで述べたのでここでは省略す る。その後、レジストマスク2-5は剥離される。以後 同図(d), (e), (f)で示す工程は、実施例1の ところで図1(d),(e),(f)に従って説明した 事と同様なので、ここでは省略する。

【0008】以上述べたように本発明によれば、従来の 水素プラズマ処理で生じた、Nチャネル多結晶シリコン 薄膜トランジスタがデプレッション方向へ1 Vから2V 程度シフトするという異常シフトの問題を、Nチャネル 多結晶シリコン薄膜トランジズタのみのチャネル部にボ ロンを低濃度(10<sup>12</sup> c m<sup>-2</sup>から10<sup>-13</sup> c m<sup>-2</sup>程度) に選択チャネルドーピングしたので、エンハンスメント 方向へ制御して解決することができる。従って、水素プ ラズマ処理あるいは水素イオン打込み処理あるいはプラ ズマ窒化膜形成による多結晶シリコンの欠陥の低減とい う長所を最大限に利用することが可能となった。つま り、サブスレッシュホルド領域の立ち上がりが急しゅん となり、Vthの絶対値が低減され、しかもNチャネ ル、Pチャネル共にそのVthの絶対値の大きさが一致 するという優れた特性を有する。CMOS型多結晶シリ コン薄膜トランジスタの実現が可能となる。図3にCM OS型多結晶シリコン薄膜トランジスタに対する本発明 の効果な示す。図3(a)にNチャネル多結晶シリコン 薄膜トランジスタに対する本発明の効果を示す。同図は 発明者が実験して得たデータである。横柚はゲートとソ ース間電圧Vgsであり、縦軸はドレイン電 I psの対数で ある。測定はドレインとソース間の電圧Vosを5V一定 にして行なった。同図において破線3-1の曲線が従来 方法による結果であり、実線3-2の曲線が、ボロンを 選択チャネルドーピングされた薄膜トランジスタのトラ ンジスタ特性である。図3(b)には同様にPチャネル 多結晶シリコン薄膜トランジスタのトランジスタ特性を 示す。Vosは一5Vである。Pチャネル多結晶シリコン 薄膜トランジスタは、チャネルドーピングはされていな いので、Vthのシフト量は、問題とならない。これら の結果からわかるように、従来方法では、水素プラズマ 処理あるいは水素イオン打込み処理あるいはプラズマ窒

5

チャネルのデアレッション方向への異常シフトを全面に ボロンなチャネルドーピングという方向で行なっていた ので、前記水素処理による異常シフトの小さいPチャネ ル多結晶シリコン薄膜トランジスタはエンハンスメント 方向へ異常シフトしてしまった。本発明ではNチャネル 多結晶シリコン薄膜トランジスタのみにボロンを選択チャネルドーピングするので、NチャネルのみVthがエンハンスメント方向に制御されることとなり、前記水素 処理後には両チャネルのVthの絶対値のほとんど一致 した、優れたCMOS型多結晶シリコン薄膜トランジス 10 タを実現することが可能となった。

# [0009]

【発明の効果】アクティブマトリクス基板に本発明を用いるとOFF電流が小さいので高コントラストなアクティブマトリクス基板が実現できる。また、CMOS構造である為シフトレジスタ回路と光電変換素子を同一基板に作り込んだイメージセンサーにも応用することができ、前記イメージセンサーの高速読み取りや大型化、あるいはカラー化などに対して大きな効果が期待できる。OFF電流も低下するので、低消費電力化にも役立つ。またトランジスタ特性の立ち上がりが急しゅんになるので、素子の駆動電圧の低減もできるので素子の信頼性向

上にもつながる。

【0010】このように、アクティブマトリクス基板あるいはイメージセンサーなどのデバイスの高速動作、低消費電力、低駆動電圧化、及び高信頼化などの要求項目に対し。本発明の効果は非常に大きい。

## 【図面の簡単な説明】

【図1】(a)から(f)は、本発明におけるCMOS型多結晶シリコン薄膜トランジスタの工程図であり、実施例1である。

0 【図2】(a)から(f)は、同じく本発明の実施例2 を示す工程図である。

【図3】(a),(b)は、CMOS型多結晶シリコン 薄膜トランジスタに対する本発明の効果を示すトランジ スタ特件図である。

## 【符号の説明】

1-4と2-5;選択チャネルドーピングのためのレジ ストマスク


1-5と2-6;ボロンビーム

1-13と2-11; 水素ラジカル


20 3-1; 従来例によるNチャネルのトランジスタカーブ 3-2; 本発明によるNチャネルのトランジスタカーブ

3-3; 本発明によるPチャネルのトランジスタカーブ


【図1】



【図2】



【図3】



# 【手続補正書】

【提出日】平成9年1月8日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 絶縁性基板上に多結晶シリコン薄膜を形成する工程と、

前記多結晶シリコン薄膜上にゲート絶縁膜を形成する工程と、

前記多結晶シリコン薄膜のチャネルとなる領域に第1不 純物を低濃度にドーピングする工程と、

前記多結晶シリコン薄膜の上に前記ゲート絶縁膜を介してゲート電極を形成する工程と、

前記多結晶シリコン薄膜に選択的に第2不純物を高濃度 にドーピングしてソース・ドレイン領域を形成する工程 と、

前記ソース・ドレイン領域を形成した後に、水素処理を

施す工程とを有し、

前記第1不純物を低濃度にドーピングする工程は、前記ゲート絶縁膜の形成後であって、且つ前記ゲート電極の形成前であり、前記第1不純物を低濃度にドーピングするドーピング量は、10<sup>12</sup> c m<sup>-2</sup>から10<sup>13</sup> c m<sup>-2</sup>であることを特徴とする薄膜トランジスタの製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正内容】

[0001]

【発明の属する技術分野】本発明は、絶縁性透明基板上 に形成されるアクティブマトリクスあるいはイメージセ ンサーの画素のスイッチング素子あるいは駆動用回路に 用いられる多結晶シリコン薄膜トランジスタの製造方法 に関する。

# 【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0003

【補正方法】変更

【補正内容】

[0003]

【発明が解決しようとする課題】従来技術では、ゲート 電極形成前に、ウエハ全面にわたってイオン打込み法に より、ボロンをチャネルドーピングする方法と、多結晶 シリコン薄膜として、ボロンドープされた多結晶シリコ ン薄膜を推積させて用いるという2つの方法がある。し かしながら、前述のように水素プラズマあるいは水素イ オン打込み法、あるいは、プラズマ窒化膜形成工程によ るVthのシフト量がNチャネルとPチャネルとで異な る為に、チャネルのVthの調整が難しいという問題を 有していた。 本発明は、このような水素プラズマ処理 あるいは水素イオン打込み法あるいはプラズマ窒化膜形 成工程による多結晶シリコン薄膜トランジスタのVth の制御に関して、従来方法により生じた問題点を解決 し、Vthの絶対値が小さくてサブスレッシュホルド領 域の立ち上がりが急しゅんな多結晶シリコン薄膜トラン ジスタを実現することを目的としている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正内容】

[0005]

【課題を解決するための手段】本発明の薄膜トランジスタの製造方法は、絶縁性基板上に多結晶シリコン薄膜を形成する工程と、前記多結晶シリコン薄膜したゲート絶縁膜を形成する工程と、前記多結晶シリコン薄膜のチャネルとなる領域に第1不純物を低濃度にドーピングする工程と、前記多結晶シリコン薄膜の上に前記ゲート絶縁膜を介してゲート電極を形成する工程と、前記多結晶シリコン薄膜に選択的に第2不純物を高濃度にドーピングしてソース・ドレイン領域を形成した後に、水素処理を施す工程とを有し、前記第1不純物を低濃度にドーピングする工程は、前記ゲート絶縁膜の形成後であって、且つ前記ゲート電極の形成前であり、前記第1不純物を低濃度にドーピングするドーピング量は、1012cm-2から1013cm-2であることを特徴とする

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】変更

【補正内容】

[0006]

【発明の実施の形態】参考例を、図1により、工程図に 従って説明する。同図(a)において、絶縁性透明基板 1-1上に無添加多結晶シリコン薄膜の島1-2と1-

3を形成する。前記無添加多結晶シリコン薄膜の島は、 減圧CVDなどで堆積させられ、続いてフォトエッチン グで形成される。次に同図 (b) に示すように、レジス トマスク1ー4を形成し、島1ー3のみにボロンをチャ ネルドーピングする。このようにしてNチャネル薄膜ト ランジスタにするべき島1-3のみを低濃度のボロンド ープされたP型多結晶シリコンにする。1-5はボロン ビームを示す。 ただしVthのシフト量が1ボルト程度 で、抵抗率が低下しないくらいのチャネルドープ打込み 量に設定する必要があり、およそ10<sup>12</sup> c m<sup>-2</sup>から10 13 c m-2程度が適当である。その後レジストマスタ1ー 4は剥離される。続いて同図(c)で示すように熱酸に よりゲート酸化膜1一6を形成する。同図(d)と (e)は一般的なCMOS工程である。1-7はゲート 電極であり、n型多結晶シリコンが使われる。該ゲート 電極1ー7をマスクとしてボロンあるいはリンを必要な ところにイオン打込みして、ボロンドープ領域1一8及 び、リンドープ領域1-9を形成する。このようにし て、Pチャネル多結晶シリコン薄膜トランジスタ1-1 O及び、低濃度にボロンをチャネルドーピングされたN チャネル多結晶シリコン薄膜トランジスタ1-11が作 製される。次に層間絶縁膜1-12を形成する。該層間 絶縁膜はCVD法(減圧CVDあるいは常圧CVD)に よるSiO2を用いて形成される。続いて前記ボロンド ープ領域1-8及びリンドープ領域1-9の活性化熱処 理を約1000℃で行なう。この段階でのTFT特性 は、Pチャネル多結晶シリコン薄膜トランジスタ1-1 0は通常の特性であるが、低濃度にボロンをチャネルド ーピングされたNチャネル多結晶シリコン薄膜トランジ スタ1-11は、エンハンスメント方向にシフトしてい る。ここで水素プラズマ処埋あるいは水素イオン打込み 処理が行なわれる。 同図1-13は、 水素プラズマによ り発生した反応性の高い水素ラジカル、あるいは水素イ オンピームを示している。水素プラズマは平行平板型の 一般的なプラズマ装置と水素ガスを用いることにより簡 単に得ることができる。その後、コンタクトホール形成 工程、続いて電極形成工程などそれれのデバイスに必要 な工程へと続いてゆく。前記電極材料として、金属(ア ルミニウムあるいはクロムなど)を用いる場合には、電 極形成後に水素プラズマ処理あるいは水素イオン打込み 処理を行なっても何ら問題はない。ただし、ITO(I ndium Tin Oxide)あるいはSnO2 な どの透明導電膜を前記電極材料に用いる場合は、該透明 導電膜が還元作用を受けるため、水素プラズマ処理ある いは水素イオン打込み処理は電極形成前に行なわなけれ ばならない。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

## 【補正内容】

【0007】参考例では、ゲート酸化膜形成前に選択チ ャネルドーピングする方法について説明したが、次に本 発明の実施例について説明する。本実施例では、ゲート 酸化膜形成後に選択チャネルドーピングする方法につい て説明する。同図(a)に示すように参考例と同様な方 法で絶縁性透明基板2-1上に無添加多結晶シリコン薄 膜の島2-2と2-3を形成する。次に同図(b)で示 すように熱酸化によりゲート酸化膜2-4を形成する。 続いて同図(c)レジストマスタ2ー5を形成し、無添 加多結晶シリコン薄膜の島2-3のみに、ボロンをチャ ネルドーピングする。このようにゲート酸化膜2-4を 通して、Nチャネル多結晶シリコン薄膜トランジスタに するべき島2一3のみを低濃度にボロンドープされたP 型多結晶シリコンにする。2-6はボロンビームを示 す。チャネルドーピング打込み量については参考例のと ころで述べたのでここでは省略する。その後、レジスト マスク2ー5は剥離される。以後同図(d)、(e)、 (f)で示す工程は、参考例のところで図1(d)、 (e)、(f)に従って説明した事と同様なので、ここ

では省略する。 【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

【補正内容】

【0008】以上述べたように本発明によれば、従来の 水素プラズマ処理で生じた、Nチャネル多結晶シリコン 薄膜トランジスタがデプレッション方向へ1Vから2V 程度シフトするという異常シフトの問題を、Nチャネル 多結晶シリコン薄膜トランジズタのみのチャネル部にボ ロンを低濃度(10<sup>12</sup> c m<sup>-2</sup>から10<sup>-13</sup> c m<sup>-2</sup>程度) に選択チャネルドーピングしたので、エンハンスメント 方向へ制御して解決することができる。従って、水素プ ラズマ処理あるいは水素イオン打込み処理あるいはプラ ズマ窒化膜形成による多結晶シリコンの欠陥の低減とい う長所を最大限に利用することが可能となった。つま り、サブスレッシュホルド領域の立ち上がりが急しゅん となり、Vthの絶対値が低減され、しかもNチャネ ル,Pチャネル共にそのVthの絶対値の大きさが一致 するという優れた特性を有する。CMOS型多結晶シリ コン薄膜トランジスタの実現が可能となる。図3にCM OS型多結晶シリコン薄膜トランジスタに対する本実施 例の効果な示す。 図3 (a) にNチャネル多結晶シリコ ン薄膜トランジスタに対する本発明の効果を示す。同図 は発明者が実験して得たデータである。横柚はゲートと ソース間電圧Vgsであり、縦軸はドレイン電Ipsの対数 である。測定はドレインとソース間の電圧Vosを5V一 定にして行なった。同図において破線3-1の曲線が従 来方法による結果であり、実線3-2の曲線が、ボロン

を選択チャネルドーピングされた薄膜トランジスタのト ランジスタ特性である。図3(b)には同様にPチャネ ル多結晶シリコン薄膜トランジスタのトランジスタ特性 を示す。Vosはー5Vである。Pチャネル多結晶シリコ ン薄膜トランジスタは、チャネルドーピングはされてい ないので、Vthのシフト量は、問題とならない。これ らの結果からわかるように、従来方法では、水素プラズ マ処理あるいは水素イオン打込み処理あるいはプラズマ 窒化膜形成など (以下まとめて水素処理と呼ぶ) による Nチャネルのデプレッション方向への異常シフトを全面 にボロンなチャネルドーピングという方向で行なってい たので、前記水素処理による異常シフトの小さいPチャ ネル多結晶シリコン薄膜トランジスタはエンハンスメン ト方向へ異常シフトしてしまった。本発明ではNチャネ ル多結晶シリコン薄膜トランジスタのみにボロンを選択 チャネルドーピングするので、NチャネルのみVthが エンハンスメント方向に制御されることとなり、前記水 素処理後には両チャネルのVthの絶対値のほとんど一 致した、優れたCMOS型多結晶シリコン薄膜トランジ スタを実現することが可能となった。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正内容】

[0009]

【発明の効果】アクティブマトリクス基板に本発明を用いるとOFF電流が小さいので高コントラストなアクティブマトリクス基板が実現できる。また、CMOS構造である為シフトレジスタ回路と光電変換素子を同一基板に作り込んだイメージセンサーにも応用することができ、前記イメージセンサーの高速読み取りや大型化、あるいはカラー化などに対して大きな効果が期待できる。OFF電流も低下するので、低消費電力化にも役立つ。またトランジスタ特性の立ち上がりが急しゅんになるので、素子の駆動電圧の低減もできるので素子の信頼性向上にもつながる。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】(a)から(f)は、本発明の参考例における CMOS型多結晶シリコン薄膜トランジスタの工程図で ある。

【図2】(a)から(f)は、同じく本発明の実施例を示す工程図である。

【図3】(a),(b)は、CMOS型多結晶シリコン 薄膜トランジスタに対する本発明の効果を示すトランジ スタ特性図である。

【符号の説明】

1-4と2-5;選択チャネルドーピングのためのレジ

ストマスク

1-5と2-6;ボロンビーム

1-13と2-11;水素ラジカル

3-1; 従来例によるNチャネルのトランジスタカーブ

3-2; 本発明によるNチャネルのトランジスタカーブ

3-3; 本発明によるPチャネルのトランジスタカーブ

PAT-NO:

JP409186343A

DOCUMENT-IDENTIFIER: JP 09186343 A

TITLE:

MANUFACTURE OF THIN FILM TRANSISTOR

PUBN-DATE:

July 15, 1997

INVENTOR - INFORMATION:

NAME

TAKENAKA, SATOSHI

ASSIGNEE - INFORMATION:

NAME

COUNTRY

SEIKO EPSON CORP

N/A

APPL-NO: JP08328111

APPL-DATE: December 9, 1996

INT-CL (IPC): H01L029/786, H01L021/336, H01L027/08

#### ABSTRACT:

PROBLEM TO BE SOLVED: To lessen the absolute value of a threshold voltage to make steep a rise of a subthreshold region by a method wherein first impurities are doped to a region, where is used as a channel consisting of a polycrystalline silicon thin film, in a low concentration after the formation of a gate insulating film and before the formation of gate electrodes.

SOLUTION: Islands 1-2 and 1-3 consisting of a non-doped polycrystalline silicon thin film are formed on an insulative transparent substrate 1-1. Then, a resist and a mask 1-4 are formed and boron is channel-doped to the island 1-3

only. The doping amount of the boron is set from 10<SP>12</SP>cm<SP>-2</SP> to 10<SP>13</SP>cm<SP>-2</SP>. Subsequently, gate oxide films 1-6 are formed by thermal oxidation. After that, boron or the like is implanted into necessary places using gate electrodes 1-7 as masks to form boron-doped regions 1-8. In such a way, a P-channel polycrystalline silicon thin film transistor 1-10 and an N-channel polycrystalline silicon thin film transistor 1-11 channel-doped boron in a low concentration are manufactured.

COPYRIGHT: (C) 1997, JPO

DERWENT-ACC-NO:

1997-412901

DERWENT-WEEK:

199931

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

CMOS TFT mfr. for switching element

of image sensor,

active matrix substrate - involves

doping boron

selectively and heat treating

impurity diffused area,

after which hydrogen plasma

treatment, hydrogen ion

implantation or plasma nitride film

formation is

performed

PATENT-ASSIGNEE: SEIKO EPSON CORP[SHIH]

PRIORITY-DATA: 1987JP-0096756 (April 20, 1987) ,

1996JP-0328111 (April 20,

1987)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE PAGES

MAIN-IPC

JP 09186343 A

July 15, 1997

N/A

800

H01L 029/786

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 09186343A

Div ex

1987JP-0096756

April 20, 1987

JP 09186343A

N/A

1996JP-0328111

April 20, 1987

INT-CL (IPC): H01L021/336, H01L027/08, H01L029/786

RELATED-ACC-NO: 1988-350101, 1999-056401 , 1999-363445

ABSTRACTED-PUB-NO: JP 09186343A

BASIC-ABSTRACT:

The method involves forming N-channel polycrystalline Si TFT and P-channel polycrystalline Si TFT, over an insulated substrate. A gate oxide film is formed by performing heat oxidation of the polycrystalline Si thin film structure. Boron beam (2-6) is irradiated, to dope boron

selectively into the N- channel polycrystalline Si TFT.

Heat treating is then performed to the impurity diffused area, followed by gate electrode formation. Hydrogen plastic treatment, hydrogen ion implantation or plasma nitride film formation are subsequently performed.

ADVANTAGE - Enables high speed operation of devices. Attains high contrast active matrix substrate, since OFF current is minimum. Reduces power consumption. Improves reliability.

CHOSEN-DRAWING: Dwg.1/3

TITLE-TERMS: CMOS TFT MANUFACTURE SWITCH ELEMENT IMAGE SENSE ACTIVE MATRIX

SUBSTRATE DOPE BORON SELECT HEAT TREAT IMPURE DIFFUSION AREA AFTER

HYDROGEN PLASMA TREAT HYDROGEN ION IMPLANT PLASMA NITRIDE FILM FORMATION PERFORMANCE

DERWENT-CLASS: LO3 U11 U12 U14

CPI-CODES: L04-C01B; L04-C02B; L04-C11C; L04-C16; L04-E01;

EPI-CODES: U11-C02J6; U11-C18A1; U12-B03A; U14-K01A2B;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C1997-132196 Non-CPI Secondary Accession Numbers: N1997-344094